IC制造公司探尋產業合作新路

network-support.zoapcon.com

半導體企業應該發揮技術和生產規模的優勢，用協作促進創新，共同應對半導體技術升級帶來的挑戰。同時，芯片制造企業應采用新材料、新器件結構和特殊的低漏電工藝降低器件功耗。 　　“摩爾定律”指引著IC(集成電路)產業技術發展的方向，根據英特爾的“鐘擺戰略”(每兩年更新一次工藝，每兩年更新一次架構)，32納米芯片將於2009年面市。與此同時，由於技術更新要求企業必須對研發增加巨額投入，半導體產業的“吞金獸”本性暴露無遺，“摩爾定律”也成瞭檢驗企業實力的試金石。 　　IC企業強化縱向協作 　　在今年的IC制造年會上，東電電子(上海)有限公司總裁陳捷向與會的業內人士介紹，隨著技術向高端推進，在IC業界處於第一集團的領跑公司越來越少，在2007年，業內還有10傢大公司能跟上“摩爾定律”的腳步，而到2008年，能跟上這一步伐的公司隻剩下6傢。 　　在先後於京滬兩地舉辦的臺積電2008年度技術研討會上，臺積電全球業務及行銷副總裁陳俊聖表示，從增長率來看，最近幾年半導體產業的增速有所放緩，但是用於創新的投入卻保持較高的增長率。據他透露，對於新工藝的研發費用，如果把0.25微米節點記為1的話，那麼在65納米節點為10，在32納米節點則為13；此外，建設一條月產能為3萬片晶圓的12英寸65納米生產線所需的投入是30億美元，而建設同等規模的12英寸32納米生產線所需的投入則高達50億美元。可見，半導體業內企業應該發揮各自的技術和生產規模的優勢，用協作促進創新，共同應對半導體技術升級帶來的挑戰。 　　當技術節點進入90納米之後，DFM(可制造性設計)變得必不可少，這使得IC設計公司與晶圓代工廠必須更加密切地協作。中芯國際SoC(片上系統)研發中心吳漢明博士在接受《中國電子報》記者采訪時表示：“DFM既與工藝緊密相關，也與設計密不可分，工藝上的統計漲落在特征尺寸縮小時變得更加重要，這導致設計公司在早期的設計中必須考慮這種統計漲落對產品的良率和可靠性的影響。因此，工藝參數的偏差和設計中特征尺寸的餘量都需要設計公司與集成電路制造公司越來越緊密地合作。” 　　今年4月，臺積電正式宣佈推出“開放創新平臺”(OIP)，融合瞭公司的工藝技術、IP(半導體知識產權)、生產制造數據庫以及與之兼容的第三方IP、設計工具套件等，向IC設計公司提供垂直整合技術，協助其客戶大幅縮短IC生產流程，降低整體IC研發成本。OIP的推出是晶圓代工領先企業為應對半導體產業向消費電子時代轉型而采取的革新之舉，還需要在未來更長的一段時間內由市場對其實際成效作出判斷，但該舉措本身對促進半導體產業鏈各個環節的協作無疑是具有積極作用。 　　由於IC設計復雜度越來越高，設計人員往往難以把握其設計電路的實際狀況，因而在設計過程中設定“最差條件”，預留“安全空間”，以保證滿足產品規格的需要。正是這種無奈之下的“最壞打算”形成瞭“過度設計”，造成瞭資源的浪費。 　　為瞭盡可能地避免資源的浪費，進一步提升臺積電與先進制程相關的設計及制造環節的精確度，臺積電制定瞭的AAA(主動精準保證)機制。該機制以芯片設計支持服務為導向，涵蓋瞭IC產業生態環境中從芯片設計到制造的所有環節；此外，隨著工藝技術的演進，該機制將更新其精確度標準。借助AAA機制，IC設計公司不但可以減少“過度設計”，而且能夠大幅提升芯片設計一次性成功的概率，並且縮短從試投片到量產之間的時間。 　　低功耗是業界關註焦點 　　更小的線寬是半導體行業努力的方向，器件線寬越小，芯片的功耗就越小；另外，這也可以減少芯片的面積，從而降低芯片制造的成本。然而，在集成電路制造中采用二氧化矽作為CMOS(互補金屬氧化物半導體)器件的柵極絕緣材料，按等比縮小尺寸規律，隨著器件線寬的縮小，柵絕緣層的厚度也隨之減薄，漏電流急劇上升，從而導致器件的靜態功耗不斷攀升。2008年10月27日，在中芯國際北京技術研討會上，中芯國際設計咨詢及服務部的丁鴻鈞先生表示，在0.13微米工藝節點，器件的靜態功耗占總功耗的比例不到1/3，而在65納米工藝節點，靜態功耗占總功耗的比例可能遠遠超過這個值。 　　在半導體業界，無論是IC設計公司和EDA(電子設計自動化)工具供應商，還是芯片制造企業和IP供應商，都在致力於技術創新以降低器件功耗。對於芯片制造企業而言，采用新材料、新的器件結構和特殊的低漏電工藝是降低器件功耗的主要途徑。用高K(介電常數)介質取代二氧化矽作為柵極絕緣層，用金屬材料取代多晶矽作為柵電極就是從新材料著手的典型案例。 　　據計算，采取“高K+金屬柵”的方式可以把漏電流降低為原來的1/100。而SOI(絕緣層上矽)技術的應用則從材料和器件結構兩個方面入手保證瞭低功耗的實現，可將器件的動態功耗降低20%。低漏電工藝同樣也是降低器件漏電功耗的重要手段，以中芯國際90納米低漏電工藝為例，其漏電流比普通工藝漏電流降低1-2個數量級；將90納米低漏電工藝提升到65納米節點之後，器件的功耗可以降低兩個數量級以上。 　　就產品應用而言，模擬器件(尤其是電源管理芯片)也是降低能耗的主力。華虹NEC把“模擬/電源管理”工藝平臺列為公司的四大戰略工藝平臺之一。日前，華虹NEC完成瞭0.5微米CA500C工藝模擬器件的開發，並且通過瞭工藝驗證。上海華虹NEC市場副總裁高峰告訴《中國電子報》記者，為支持客戶的設計需求，CA500C工藝還提供瞭包括噪聲和失配(Mismatch)模型在內的完善精準的器件模型，以及更豐富的PDK(工藝設計工具包)，使得客戶設計更加準確與容易實現。除瞭設計服務支持外，華虹NEC還為客戶提供如功能測試、可靠性測試和失效分析，同時也通過其合作夥伴提供掩膜版制作和封裝測試等一站式服務。華虹NEC將以其增值的晶圓代工服務為客戶帶來更具市場競爭力的產品優勢。 Tags:IT Outsourcing,Network support,IT Support,電腦維修,IT外判服務,IT 技術支援,it outsource,IT Outsourcing Hong Kong